隨著人工智慧(AI)和高效能運算(HPC)應用擴大，運算能力、記憶體頻寬和能源效率需求不斷提升，半導體製程不斷挑戰性能的極限，同時也對封裝技術提出更高要求。為了延續摩爾定律並跟上高階運算市場的創新步伐，「先進封裝」(advanced packaging)成為因應這些高效能應用需求的核心策略。
半導體產業逐漸轉向2.5D/3D堆疊、晶圓級晶片封裝(WLCSP)，以及共同封裝光學(CPO)等先進封裝技術，為晶片實現更高效能、更密集的整合、更快速的互連，同時提升能源效率。
值此同時，全球主要的半導體製造商和委外封測代工(OSAT)業者也在加速佈局先進封裝領域，競相投資與擴產以滿足AI和HPC市場需求。預計在未來幾年，封裝技術的創新將成為影響半導體產業格局的關鍵力量。
AI、HPC加持 先進封裝市場穩步成長
先進封裝vs傳統封裝
相較於QIP、QFN等較「傳統」的晶片封裝方式，「先進封裝」是指能以更高整合縮短元件之間距離的封裝技術，從而實現更高效能、更低功耗以及更精巧的外形尺寸。
根據市場研究公司Yole Group的定義，先進封裝是多年前在微型化風潮下所展開的半導體封裝趨勢。因應筆記型電腦和智慧型手機等行動裝置縮減封裝成本和面積的需求，推動了一連串「接近晶片尺寸」的封裝技術發展。
波士頓諮詢公司(BCG)認為，先進封裝基本上是透過縮減電子觸點的尺寸，以容納數量與日俱增的電晶體。相較於傳統上僅執行某一特定製程或功能的半導體晶片，先進的多晶片(multi-chip)封裝整合多個晶片於單一封裝，從而解決關鍵的半導體技術和經濟規模等限制。
AI與半導體互惠 驅動先進封裝市場
「封裝技術可說是晶片與系統之間的橋樑。」在今年SEMICOM的一場論壇上，日月光(ASE)資深副總經理洪松井表示，如果以2030年全球半導體業營收將達到1兆美元的規模來看，目前晶圓和基板之間製程的差距達到2,700倍，先進封裝帶來了彌合二者之間差距的價值，而這一封裝價值到2030年預計會有1,500億美元的規模。
事實上，「AI和半導體是相輔相成的關係。」洪松井說，「AI與半導體之間是互惠的關係，如同魚幫水，水幫魚，這一良性循環將有助於豐富半導體與封裝產業。」
半導體產業透過摩爾定律的持續延伸(More Moore)，以及先進封裝，為AI提供了算力，而AI也相應地帶來不斷成長的市場與需求，例如加速機器對機器(M2M)通訊等，而這又有助於催生更多的新應用以及半導體需求。
近年來在AI、HPC、汽車和AI PC等新興應用需求的帶動下，全球先進封裝市場正快速成長。特別是歷經2023年的庫存修正後，先進封裝市場自今年起陸續復甦，並展現長期穩定成長態勢。Yole Group的最新調查報告顯示，2023年全球先進封裝市場規模為392億美元，預計到2029年將成長至811億美元，年複合成長率(CAGR)達12.9%。
以2023年的IC封裝市場總額來看，先進封裝佔據高達44%；其中，AI、HPC應用的比重更穩步上升。此外，包括覆晶封裝(Flip-Chip)、系統級封裝(SiP)、WLCSP和2.5D/3D等先進封裝技術市場均有成長。
封裝新引擎：Edge AI釋放LLM潛力
在此AI運算時代，邊緣AI (Edge AI)更將成為半導體營收的下一個成長關鍵，並進一步帶動先進封裝市場。聯華電子(UMC)市場行銷處副處長黃學經指出，包括汽車、機器人、無人機、安全監控或平板電腦等Edge AI系統，將會是第一波採用AI的應用，對於半導體與先進封裝市場成長至關重要。
尤其是在各種邊緣裝置實現大型語言模型(LLM)應用。LLM的AI訓練模型大小正呈指數級成長，導致高運算複雜度且需要移動龐大的資料量來進行運算，記憶體頻寬與功耗都成為挑戰。黃學經指出，業界目前已為雲端LLM的開發投入數十億美元，如ChatGPT、LLAMA等對於GPU的需求較大，但其造價昂貴甚至相當於一輛汽車，並不是每一家公司都能負擔的投資，因此如何有效率地落實邊緣裝置的LLM日趨重要。
黃學經說，相較於雲端對於高頻寬記憶體(HBM)高達每秒TB級的頻寬需求，目前邊緣AI的LLM應用採用DDR作為標準DRAM，頻寬需求小於每秒100GB，且其平行運算能力需求低於50TOPS。因此，透過2.5D堆疊接近運算所在，那麼只需要採用50~12奈米的成熟製程，結合混合鍵合(hybrid bonding)封裝，即有助於大幅降低成本與功耗，加速落實邊緣裝置LLM應用。
先進封裝技術：實現AI、HPC的最後一哩路
過去幾十年來，2D平面封裝一直是晶片製造的主力，適用於PC、手機和工業系統等傳統應用。隨著AI、HPC等高階應用的運算與複雜度增加，傳統封裝技術逐漸面對效能提升的瓶頸，越來越難以滿足新的應用需求。
Chiplet：突破頻寬與效能瓶頸
BCG分析師Joseph Fitzgerald指出，「當今的AI系統需要GPU、CPU、HBM等硬體元件即時傳送與處理大量資料，並盡可能節省能源，」這對於傳統封裝來說成為巨大挑戰。
Edge AI等運算系統的封裝挑戰在於如何實現低延遲和高頻寬。新興的AI、HPC工作負載由於記憶體存取頻繁，因此需要更高的記憶體頻寬。傳統封裝技術在面對機器學習(ML)訓練或即時推論等擴增AI的工作負載時，往往導致訊號延遲、能效低，以及散熱增加等瓶頸，還必須處理機械應力與翹曲等問題。
先進封裝技術，特別是「小晶片」(chiplet)和多晶片封裝等技術，成為了突破性能瓶頸的關鍵，業界並持續在小晶片架構和異質整合方面取得進展。異質整合是將邏輯晶片、記憶體等多個小晶片(multi-chiplet)組裝在一起，並透過高頻寬互連封裝提高資料傳輸效率、實現微型化，以及降低成本。
為什麼要做小晶片或3D IC？台積電(TSMC)營運/先進封裝技術暨服務副總經理何軍在SEMICON的一場論壇中指出，其目的就在於降低擁有成本、減輕設計轉換負擔。他說：「邏輯製程目前仍持續微縮，但相對地在I/O、類比和記憶體方面的微縮並不理想，而這正是小晶片發揮作用之處。小晶片提供了另一個選擇，結合於異質整合設計中，即可沿用原有的I/O、類比和記憶體晶片，因而降低了成本和功耗。」
創意電子(GUC)市場推廣部技術副處長葉恆誠也指出，因應更高的效能、頻寬和更低功耗的需求，2.5D小晶片技術在CPU、GPU、AI和網路等各種應用中變得越來越普遍，開發人員正不斷努力增強小晶片的功能，將更多小晶片整合到單一封裝中。
詳細內文請參考網址...