電源管理IC (PMIC)的主要功能是在電子應用中提供所需的電壓水準。許多PMIC和其他的混合訊號元件利用5V電晶體做為開關，開關性能與兩個因素密切相關：低導通電阻(on-resistance)、降低功率損耗，以及良好的隔離或高崩潰電壓。因此，開關性能的標準指標，是一個在既定崩潰電壓上的導通電阻。
總部位於美國加州Los Gatos的IC材料工程專業廠商Atomera，其專有技術就是藉由降低通道的導通電阻，來改善5V類比電晶體的性能。該公司已經取得專利的Mears Silicon Technology (MST)解決方案結合了載子遷移率(carrier mobility)的改善，能因此降低特定的導通電阻，配合摻雜分佈工程(dopant profile engineering)，對短通道效應提供更好的控制。
這個被命名為MST Smart Profile (MST SP)的5V NMOS開關，能夠在不需要在崩潰電壓或其他相關的裝置特性做妥協的情況下，減少25%的特定導通電阻。Atomera技術長暨創辦人Robert Mears表示，其目標是「為市場提供最小佔位面積與成本的該類元件，鎖定快速成長的PMIC市場和其他類比電源IC市場。」
MST是一種利用量子工程開發的薄膜，經歷了超過15年的研發；它是一種磊晶(epitaxially)成長的薄膜，包含非半導體材料，例如在矽或其他半導體材料中間摻入氧氣。氧氣在薄膜間磊晶沉積，以改變或強化基本的半導體特性與元件特徵，例如擴散阻擋(diffusion blocking)、變異性、遷移性、閘極洩漏和可靠性。
根據Atomera的說法，由於MST是透過磊晶成長實現，該技術是由各大磊晶工具供應商支持；而該公司的工程師在開發具備特殊品質的MST薄膜方面，累積了豐富的經驗。這種專有磊晶技術能實現原子大小的磊晶成長和沉積，量產期間的MST薄膜品質則是利用像是光譜式橢圓偏光儀度量法(spectroscopic ellipsometry metrology)等工具來評估。
Mears表示：「我們可以把一個電晶體看成三個最佳化要點的一個組合，即速度、面積與功率密度。透過將MST (薄膜)應用至一個具有相同元件佔位面積的電晶體上，我們能實際上從這個元件取得更多一點驅動電流；」MST的優勢包括更佳的PPA (power performance area)、更高的速度、更低的成本，因為電晶體尺寸能夠縮小至與驅動電流匹配的程度，且降低功耗──VDD能降低至與驅動電流匹配。」
速度、面積和功率密度的組合，能針對特定應用需求搭配混合。MST能夠透過降低洩漏電流來減少功耗，同時提升性能。在較小尺寸的製程節點上，因應日益提升之閘極漏電流對晶片工程師而言是最棘手的任務之一；在第三方測試期間，MST透過防止在垂直方向上不必要的電晶體電流，讓閘極漏電流減少了超過60%。另一個降低功耗的選項，則是利用性能優勢來換取較低電壓。
為了將MST整合到晶片製造流程中，Atomera開發了兩種方法。第一種MST1方法是透過含有豐富氧氣的分層薄膜打造空白晶圓片，該晶圓片就能在IC製程的一部份進行處理；這種整合方法很直接但缺乏彈性，因為必須被應用於一片晶圓上的所有元件，每個元件都得重新最佳化。此MST1方法適合低溫深溝槽(Dt)製程，例如FinFET和RF SOI。
針對類比和功率元件，第二種MST2方法更具選擇性，也因此更有彈性；也就是說該技術只會利用外加的硬質光罩(hard mask)應用在選定的元件上。除了鎖定發展蓬勃的PMIC市場，Atomera的技術也能應用於類比和功率IC──Mears指出，拜遷移性的強化與和精確的摻雜，MST SP能實現更小佔位面積的功率元件；「我們可利用現有製程，加入MST技術以最佳化MST SP元件，以產出更小、性能更高的5V功率元件。」
雖然該技術已經針對5V電晶體最佳化，也能擴展到其他電壓元件上。在已知的可靠度下，MST SP能夠提供更高的汲極電流( Idlin)、降低閘極長度(Lg)至0.25μm，實現更低的寄生電阻(Rsp)，讓整個功率元件尺寸縮小百分之20%。
利用Atomera提供的物理特性建模工具MSTcad，可進行MST技術以及完整元件製造期間MST製程的模擬。由MSTcad產生的結果是Atomera已在矽製程上確認的，能讓MST能夠精確地與半導體元件整合；Atomera可提供該工具做為Sentaurus製程暨元件模擬軟體工具套件(EETT編按：由Synopsys開發的EDA軟體)附加功能，用於物理和電氣特性描述。
「我們為什麼能實現以上強化功能，並不只是因為MST技術，也因為我們了解如何在半導體製程基準線上應用我們的技術。為了做到這一點，我們利用MSTcad進行了大量的模擬；」 Mears指出，該套工具包含一組結合MST物理學的Alagator腳本語言，並以晶圓代工業者TSI Semiconductor的矽製程進行過校準。該工具除了供內部使用，以最佳化透過TSI代工的晶片，也供授權客戶使用提升製程效率。