基於矽橋的2.5D先進封裝
2.5D/3D先進封裝作為後摩爾時代常被提起的技術方案，頗具代表性的是Intel Core Ultra處理器、蘋果(Apple) Mx Ultra處理器。2.5D/3D封裝方案的價值很明瞭：在單裸晶(monolithic die)已經不足以塞下更多的電晶體和元件，且單裸晶尺寸還受到微影機光罩極限(reticle limit)製造限制的情況下，將多片裸晶基於先進封裝「縫合」或「堆疊」在一起就成為一個有效的方案。
從另一個角度來看，不同的裸晶還能基於不同的前段製程來製造：尤其某些組成部分並不需要採用尖端製程的情況下，晶片製造的整體成本效益就顯現出來了。以上這兩點通常被認為是2.5D/3D先進封裝、chiplet技術的核心價值，也是在後摩爾時代，持續提升電晶體數量、算力和效率的途徑。
而從以前常說的MCP (multi-chip package)角度來看，MCP本身相比於不同子系統單獨出現在板子上的方案(如CPU、GPU、加速器、儲存晶片等)，節約了整個系統的佔板面積；而2.5D/3D先進封裝又進一步提高了MCP的整合度，縮小封裝尺寸的同時，提高互連密度和頻寬、降低了訊號完整性損失及能耗。
當然，不同的晶圓代工與OSAT廠，對於先進封裝製程的實施方案也存在差異。比較知名的像是台積電的CoWoS，尤其是CoWoS-S：基於矽中介層(silicon interposer，上圖中間)實現不同裸晶之間的互連；還有其他CoWoS類別，基於RDL和搭配了LSI的中介層。
而以Intel EMIB為代表的2.5D封裝方案則與此有所不同(上圖下方)。EMIB基於矽橋(silicon bridge)將不同的裸晶連起來：如圖所示，兩片相鄰的裸晶透過基板上的「開槽」矽橋區域實現互連。
隨著2.5D封裝逐漸走向普及，Intel近兩年宣傳EMIB技術的側重點在於其成本優勢。畢竟需要覆蓋整個封裝的中介層，大尺寸的中介層/RDL中介層成本還是很高。而EMIB只是一小片矽。前幾個月的媒體會上，Intel Foundry提到一片晶圓就能造數千片這樣的小片矽，對晶圓的利用率極高。
...詳細內文請參考網址