

以 ARM 及 FPGA 為基礎研發嵌入式 AOI 影像處理平台

簡忠漢

聖約翰科技大學/電機系

jhjean@mail.sju.edu.tw

黃耀璋

聖約翰科技大學/電機系

94m05034@stud.sju.edu.tw

摘要

嵌入式 AOI 系統，以其物美價廉、靈活小巧、簡單易用、高可靠性、高抗干擾能力備受青睞，適用於廣大中低階工廠生產線檢測的應用。因此，本論文嘗試研發一套嵌入式視覺影像處理系統，並將其應用於 AOI 領域。透過結合嵌入式 ARM 處理器與 FPGA 硬體影像處理，以實作能高效率進行影像量測與分析之嵌入式影像處理平台。其中 ARM 的部分移植了 Linux 作業系統，作為主要系統程式執行的平台；而 FPGA 則是用來作為影像擷取與儲存、前置影像處理及控制週邊元件用。系統硬體組成方面包括 ARM 處理器、現場可程式化邏輯陣列(FPGA)、NTSC 影像解碼器、VGA 數位類比轉換 IC、記憶體儲存元件與使用者操作介面等。而在開發軟體方面，由於我們使用的是 Altera 的 FPGA，因此我們使用的是 Quartus II 開發軟體，開發時使用版本為 6.0 SP1，而使用的硬體描述語言為 Verilog，在 Embedded Linux 部份採用的是 Linux 2.6.15 的核心，GNU tool chain 為 4.0.2。在硬體影像處理方面，完成了色彩空間轉換、數位濾波器、二值化等硬體影像處理模組。而在軟體影像處理程式方面，完成實作計算灰階平均值、二值化、顏色偵測、邊緣偵測等偵測、分析功能。

關鍵字：自動光學檢測、影像處理、嵌入式系統

壹、前言

近年來由於半導體與電腦、通訊、電子業的蓬勃發展，造成自動化光學檢測技術之需求大幅擴張[1,6,7]。尤其當半導體晶片與電子通信產品內部之線路愈見細微，且零件已較頭髮微細之際，已無法倚賴人類肉眼檢驗產品品質之良窳與否。此外因應技術生命週期的縮短與全球化進程加速之嚴苛競爭趨勢，製造業者深刻瞭解產業存活與成功的關鍵是降低成本、提升生產力和品質，因此必須重新檢視、設計製造程序。其中 AOI 檢測系統成為重視品質管理的高科技產品生產環境中不可缺少的設備。

根據工研院經資中心 ITIS 計畫分析資料顯示[9]，2002 年國內 AOI 設備市場約為 56 億台幣，預估 2006 年將成長至 165 億，主要將應用在 IC 封裝、IC 製造，以及 PCB、電腦、LCD 產業。而根據美國最著名產業市調公司 Frost&Sullivan 之分析，2002 年全球 AOI 設備市場為 23 億美元，2006 年預估將達 65 億美元。其市場潛力可見一般。

分析目前 AOI 市場上之系統組成中，可區分 PC Based 之 AOI 系統與嵌入式(Embedded) AOI 系統兩大主流。傳統的 PC Based 系統目前居市場主導地位，其價格相當昂貴，但其具有高速性能、高精度與使用者介面客製化等優勢，較適用於一些高階應用及實驗室級別應用，或某些特殊行業(如半導體、LCD 產業)的應用中。而嵌入式 AOI 系統，以其物美價廉、靈活小巧、簡單易用、高可靠性、高抗干擾能力備受青睞。適用於廣大中低階工廠生產線檢測的應用，因此發展快速。未來隨著嵌入式處理器技術的不斷發展，嵌入式 AOI 系統的性能將可大幅提升，所以我們嘗試研發一套嵌入式視覺影像處理系統，並將其應用於 AOI 領域。為期望其能達成與 PC Based 的 AOI 系統匹敵之高速檢測性能，我們規劃採用 ARM 處理器結合 FPGA 硬體影像處理之架構，以高效率進行影像量測與分析並兼具彈性便利之人機作業界面，再使用軟、硬體共同設計的方式逐步提昇嵌入式 AOI 系統的性能，使其能逐步取代傳統 PC Based 系統的市場領域。

目前國內有不少關於研發嵌入式影像處理平台的成果及論文發表。例如王碩芄[2]等人所使用的是以 ARM 處理器移植 Embedded Linux 加上 USB 攝影機的方式來建構嵌入式影像處理平台。而呂杰倫[3]等人則是在影像處理部份採用 FPGA 來完成，再將 FPGA 處理完的結果傳回 PC 去做後續的統計及判斷。其他如吳俊諺[5]、蔡蘇威[10]、陳寰宇[8]、林之棟[4]等人則是採用 FPGA 結合一軟核心(Soft-core)處理器的方式來實作某一特定功能之影像處理系統，並以將其做成一 SOC(System on Chip)為目標。從以上的文獻可以看出目前國內研發的嵌入式影像處理平台大致可分為兩類，一類主要是使

用軟、硬體共同設計來實現某一演算法，使其成為一個 SOC 為目標，也因此其平台開發目的只限於單一功能及用途考量，例如實現影像編、解碼功能或某一特定演算法等。另一類嵌入式影像處理平台則專注於硬體或是軟體影像處理功能，因此缺少使用彈性及汎用性。

相較而言，本論文採用 ARM 處理器結合 FPGA 硬體影像處理之架構，以實作能高效率進行影像量測與分析之嵌入式影像處理平台，並將其應用於自動化光學檢測領域。系統架構設計之重點主要是在 ARM 的部分移植了 Linux 作業系統，以作為影像處理程式執行的平台，並控制各種使用者介面週邊，例如鍵盤輸入、串列埠傳輸、DMA 資料傳輸、影像擷取與顯示控制等；而 FPGA 則是用來作為影像擷取及週邊硬體元件控制用，此外亦可在 FPGA 內部設計影像處理硬體模組，使影像資料在傳遞給 ARM 處理器前已經過一些簡單的前置影像處理，以減少軟體處理流程的方式加速影像處理速度，並可透過平行處理的方式以達成高速檢測規格。系統硬體組成方面包括 ARM 處理器、現場可程式化邏輯陣列(FPGA)、NTSC 影像解碼器、VGA 數位類比轉換 IC、記憶體儲存元件與使用者操作介面等。在硬體影像處理方面，完成了色彩空間轉換、數位濾波器、二值化等硬體影像處理模組。而在軟體影像處理程式方面，完成實作計算灰階平均值、二值化、顏色偵測、邊緣偵測等偵測、分析功能。

本論文其餘章節組織安排如下：在第貳章的部份，首先會介紹本系統設計架構及其功能模組，並對本系統的硬體架構及組成做個簡介，最後是說明我們研發與測試步驟。而第參章研究成果的展示，包含了 VGA 時序產生電路的驗證、影像擷取電路驗證、前置影像處理結果展示及 ARM 與 FPGA 結合架構展示。第肆章為全文做總結，並討論本系統未來發展方向及目標。

貳、研究方法

如前所述，本論文是採用 ARM 處理器結合 FPGA 硬體影像處理之架構，實作能用於影像量測與分析之嵌入式影像處理平台，值得一提的，其中我們採用 ARM 處理器與 FPGA 之影像處理平台架構，其構想為結合兩種處理器以相輔相成。如眾所周知，ARM 處理器具有開放源碼的網路作業系統與各種便利之周邊界面資源，因此適合用於設計彈性便利的人機介面與控制各式輸出/輸入周邊。而高彈性、可重組的 FPGA 則做為硬體影像處理核心，以加速進行影像處理、量測與分析。以下將對本系統設計、硬體組成及實際製作架構分述說明。

一、系統設計架構

本系統主要是由 ARM 及 FPGA 兩部份所組成，其中 FPGA 的部份主要是實現了影像解碼及格式轉換、影像擷取及儲存、前置影像處理等功能。而 ARM 的部份其主要功能是運行 Embedded Linux 作業系統以及執行 AOI 影像處理軟體。

以上的分割方式以 PC Based 架構來對照，FPGA 部份為實現影像擷取卡的功能，而 ARM 的部份則做為取代 PC 主機。

ARM 與 FPGA 之間的影像資料主要是透過 Shared memory 的方式來做傳遞，目前設計其介面是以非同步 SRAM 的控制方式來實現。另外，搭以簡單的 GPIO 當做 Control bus 可做為中斷請求或控制命令。整體系統架構如圖 1 所示。




圖 1：系統設計架構

二、系統硬體平台介紹

本論文規劃之嵌入式 AOI 系統硬體平台架構如圖 2 所示，其組成包括光源、光學鏡頭/攝影機、影像擷取單元、通訊/輸入輸出單元，操作者介面等。下面我們將針對構成本系統核心的 ARM 及 FPGA 兩個平台及其主要構成元件做個簡單的介紹，詳細平台及元件資訊請自行參照各原廠資料手冊。

FPGA 部份使用友晶科技[11]為 Altera 所 ODM 的 DE2 多媒體開發平台，在本系統中所使用到的主要元件列於下方，DE2 平台外觀如圖 3 所示。

- ┌ FPGA—Altera Cyclone II EP2C35F672C6：系統硬體架構核心，實現了 I2C 控制器、影像解碼、擷取、儲存功能、VGA 時序產生器、記憶體控制器、前置影像處理電路等。
- ┌ Video Decoder—Analog Device ADV7181：將類比的 NTSC 影像訊號轉換成數位的 ITU-R BT.656 格式的 ASIC 晶片，需透過 I2C 做初始配置。
- ┌ Video DAC—Analog Device ADV7123：將 10bits 的數位 RGB 影像訊號轉換成類比的 VGA 影像訊號。
- ┌ 8M Bytes SDRAM—ICSI IC42S16400-7T：用來做為圖框暫存器(frame buffer)的記憶體。
- ┌ 512K Bytes SRAM—ISSI IS61LV25616AL-10T：做為 ARM 與 FPGA 共享記憶體。




圖 2：本論文規劃之嵌入式視覺檢測系統架構




圖 3：DE2 多媒體開發平台[11]

ARM 部份使用新華電腦[12]所開發的 Create XScale-PXA270，其部份規格如下列所示，Create XScale-PXA270 平台外觀如圖 4 所示。

- | CPU—Intel XScale PXA270 520MHz
- | Flash ROM—32M Bytes 16bit Width
- | SDRAM—64M Bytes 32bit Width
- | 10/100 Mbps Ethernet Port
- | LCD Module Interface
- | Full Function RS-232

三、研發與測試步驟

本系統硬體組成方面包括 ARM 處理器、現場可程式化邏輯陣列(FPGA)、NTSC 影像解碼器、VGA 數位類比轉換 IC、記憶體儲存元件與使用者操作介面等。而在開發軟體方面，由於我們使用的是 Altera 的 FPGA，因此我們使用的是 Quartus II 開發軟體，開發時使用版本為 6.0 SP1，而使用的硬體描述語言為 Verilog，在 Embedded Linux 部份採用的是 Linux 2.6.15 的核心，GNU tool chain 為 4.0.2。基於以上的平台架構我們實作測試的步驟、方法及架構詳述如下：

(一)設計 Video DAC-ADV7123 顯示介面：

首先，為了測試影像數位/類比轉換 IC 的使用方式及確認 VGA 顯示時序，我們使用 VGA 時序產生電路(VGA Timing Generator)來產生一個測試圖樣(Test Pattern)，使此測試圖樣能透過支援 VGA 輸入的 LCD 或 CRT 螢幕顯示出來，電路設計如圖 5 所示。

圖中 PLL 功能是用將外部輸入的時脈轉換成 VGA 的像素時脈(Pixel Clock)，做為水平同步訊號產生器(H-Sync Generator)及 VGA 測試圖樣資料輸出的基準時脈。H-Sync Generator (水平同步訊號產生器)功能是以像素時脈為基礎，對像素時脈計數來產生水平同步訊號，並做為垂直同步訊號產生器(V-Sync Generator)的基準時脈。V-Sync Generator (垂直同步訊號產生器)以水平同步訊號為基礎，對水平同步訊號計數來產生垂直同步訊號。而 VGA Data Controller 以參考像素時脈、水平同步訊號及垂直同步訊號來產生測試圖樣資料輸出。



圖 4：Create XScale-PXA270[12]




圖 5：VGA 時序產生電路

(二)設計 Video Decoder-ADV7181 影像信號解碼功能：

接下來我們由 NTSC 攝影機輸入影像，實作 ITU-R BT.656 影像格式的解碼模組，並測試 ADV7181 影像解碼 IC 的用法。電路設計及架構如圖 6 所示。

由於 ADV7181 需要透過 I2C 介面對其內部暫存器做初始設定，因此我們首先實作一 I2C Controller 模組，以產生 I2C 格式傳送 ADV7181 的設定參數。其次 ITU-R BT.656 Decoder 電路功能則是從 ADV7181 的資料流中解出水平同步訊號、垂直同步訊號、圖場資訊及影像資料，並將 4:2:2 的資料取樣格式轉為 4:4:4 的格式。Line Buffer 電路功能為 de-interlace 用，其作法為將每條掃描線重複顯示一次以補不足的掃描線。此 de-interlace 方法所耗資源最少，設計方法也最簡單，但卻犧牲了解析度，因此對於講求影像品質的應用則不適用。YCbCr to RGB 電路功能則是將 ITU-R BT.656 輸出影像訊號由 YCbCr 色彩空間轉換成 VGA 介面顯示所需的 RGB 色彩空間。

(三)影像儲存介面設計：

當測試完影像基本輸入/輸出電路後，我們沿用 DE2 平台提供之記憶體控制器模組，以存取記憶體，其電路設計如圖 7 所示。

由於儲存影像資料所需的容量空間為 640x480 個 RGB 各 10-bit 的記憶體空間，約略大於 1M Bytes。DE2 平台上配備一顆 8M Bytes 的 SDRAM 及一顆 512K Bytes 的 SRAM。因此，我們選擇 SDRAM 做為影像資料儲存用。

記憶體選擇除需注意記憶體容量外，還需考慮記憶體的頻寬(Band Width)。在記憶體控制器中設計有 2 個讀取埠及 2 個寫入埠，若每個埠存取所需頻寬為 27Mbps，則總共需要要有 $27\text{Mbps} \times 4 = 108\text{Mbps}$ 以上的存取頻寬，方能負荷 4 個讀寫埠的存取。




圖 6：驗證影像輸入/輸出電路




圖 7：輸入影像先儲存於 SDRAM 後再輸出至 VGA 介面顯示

(四) 改良 de-interlace 電路：

前面第二個實驗採用 Line Buffer 將每條掃描線重複顯示一次以補不足掃描線的方式來做 de-interlace，這種方法的好處是只要使用少量的記憶體即可達到 de-interlace 的目的，但這種方法也使得水平影像的解析度少了一半。由於我們現在已經可以做記憶體的控制，因此，我們開始著手改良 de-interlace 的方式，以大量的記憶體來做 de-interlace 以還原影像本來該有的解析度。

改良 de-interlace 的電路設計如圖 8 所示，我們加入 Frame Buffer 影像記憶體，以記憶圖場資料，事先將奇圖場及偶圖場的影像資料全都存入 Frame Buffer 中。當要顯示奇數條掃描線時，我們自奇圖場影像資料的記憶位置讀出來顯示，反之亦然。如此將 2 個圖場合併成一個完整圖框的 de-interlace 方式，對於靜態畫面將可得到最好的影像品質。

(五) 影像擷取(Capture)電路：

由於 SDRAM 內之影像資料是持續源源不斷寫入，為方便影像處理軟體進行後續分析，我們將前述 de-interlace 後之影像擷取存到另外一塊記憶體中，我們採用 DE2 平台上的 SRAM 儲存擷取到的影像資料。儲存一張完整的 640x480 YCbCr 彩色影像所需的記憶體空間約略小於 1 M-Byte，然而 DE2 上的 SRAM 僅為 512K-Byte 的大小，因此我們僅擷取亮度 Y 資料儲存於 SRAM 中。實際上亮度訊號 Y 即為黑白電視的影像訊號，且黑白的 CCD 攝影機其輸出也僅有亮度訊號 Y 而已，所以可將亮度訊號 Y 視為是對彩色影像做灰階處理後的結果。對後續的影像處理中，擁有亮度訊號 Y 的資訊便已足夠。

在影像擷取的應用中，我們把 SRAM 設計成一雙埠(Dual Port)的 SRAM，以提供下一步連接影像信號處理器之用。圖 9 是我們設計的影像擷取電路。




圖 8：使用 Frame Buffer 的 de-interlace 電路




圖 9：影像擷取電路

(六)前置影像處理電路—空間濾波器：

完成影像擷取電路後，我們開始設計與 ARM 處理器結合的方式。同時我們亦考慮以硬體模組做前置的影像處理，以節省處理影像的時間，藉此提升影像處理平台的效能與速度。

我們設計的前置影像處理電路為一空間濾波器(Spatial Filter)，可實現高通濾波器、低通濾波器、中值濾波器，或是一些常用的影像邊緣偵測器，例如 Sobel、Laplacian 等。我們實作了一個含有 3x3 空間濾波器的影像擷取電路，其架構如圖 10 所示。其中我們可以透過改變 Digital Filter 內的參數值，即可改變濾波器的類型。

(七)ARM 與 FPGA 結合

本系統影像處理平台目前完成架構如圖 11 所示，在 FPGA 部份已完成 NTSC 影像解碼器介面與 VGA 顯示介面、影像擷取電路、記憶體儲存介面與 FPGA 影像處理模組等功能。而在 ARM 的部份則完成簡單的影像格式轉換功能，以用來將從 FPGA 處得到的影像資訊顯示在 LCD 上。

在目前的系統架構中，FPGA 部份，SRAM Controller 模組主要功能是用來切換做為 Shared Memory 的 SRAM 其匯流排控制權，先前有提到，FPGA 與 ARM 之間影像資訊的傳遞是透過 Shared Memory 的方式來傳遞，因此需要一個控制器來切換 Shared Memory 的使用權。

在 ARM 的部份，由於我們將 FPGA 與 ARM 之間連接的介面設計成非同步 SRAM 的控制介面，因此，對 ARM 來說 FPGA 相對於一塊特定位址的記憶體，接著我們只要透過 Memory Mapping 的方式將 FPGA 的位址 Mapping 到應用程式中，我們即可讀取到 FPGA 所擷取的影像資訊。另外，ARM 這邊可以使用 Linux 的 Frame Buffer 機制將讀取的影像顯示到 TFT LCD 上，不過，由於 FPGA 儲存的是 RGB888 的影像格式，即 RGB 各 8 bits，而 TFT LCD 顯示所使用的是 RGB565 共 16 bits 的影像格式，因此我們在 ARM 這邊撰寫了一個簡單的影像格式轉換函式，將 RGB888 轉換成 RGB565 的格式後透過 Frame Buffer 機制輸出至 TFT LCD 顯示。




圖 10：含 3x3 空間濾波器的影像擷取電路




圖 11：ARM 與 FPGA 結合之系統架構

參、研究成果

本章節將展示第貳章部份實驗的成果，包含了步驟(一)設計 Video DAC-ADV7123 顯示介面，用來驗證 VGA 時序產生電路功能是否正確，而步驟(五)影像擷取(Capture)電路以開關切換顯示 SDRAM 與 SRAM 內影像資料的方式來驗證電路，另外，也會展示步驟(六)空間濾波器的處理結果，最後就是步驟(七)ARM 與 FPGA 結合為本系統目前架構的實體展示。

一、VGA 時序產生電路驗證實驗

圖 12 是步驟(一)驗證 Video DAC-ADV7123 顯示介面的實際測試結果，使用 640x480 的 VGA 顯示參數來顯示 RGB 三原色。可以藉由螢幕的 Menu 來確認我們的輸出格式是否正確。

二、影像擷取電路驗證實驗

步驟(五)影像擷取(Capture)電路中，由於記憶體不足的關係，因此我們只儲存了亮度訊號 Y 的資料在 SRAM 中。為驗證影像正確擷取至 SRAM 中，我們加入一個多工器，並使用外部的指撥開關選擇輸出 Frame Buffer 內的彩色影像資料，或是顯示 SRAM 內的亮度影像資料。當我們以開關切換輸出影像來源時，若有影像色彩的變化，但內容不變時，如圖 13 所示，即可驗證影像資料正確擷取至 SRAM 中。



(a)



(b)

圖 12：(a) VGA 時序產生電路輸出 (b) 螢幕 Menu 內容



(a)



(b)

圖 13：影像擷取電路擷取至(a) SDRAM 與(b) SRAM 所得之影像

三、前置影像處理

圖 14 是步驟(六)空間濾波器的處理結果，其中 Laplacian 濾波器所使用的 Mask 參數為 $\begin{bmatrix} -1 & -1 & -1 \\ -1 & 8 & -1 \\ -1 & -1 & -1 \end{bmatrix}$ ，而 Sobel 濾波器所使用的 Mask 參數為 $\begin{bmatrix} 1 & 1 & 1 \\ 1 & -2 & 1 \\ -1 & -1 & -1 \end{bmatrix}$ 。




圖 14： (a) 設備架設場景 (b)二值化處理後之影像 (c)Laplacian 濾波器處理後之影像 (d)Sobel 濾波器處理後之影像

四、ARM 與 FPGA 結合

本論文最後完成的實際系統平台如圖 15 所示。其中後方的液晶螢幕顯示的是 CCD 攝影機所輸入的影像，其在 FPGA 內部經過一連串的解碼、解交織、色彩空間轉換、編碼後透過 VGA 輸出顯示。而在 ARM 的部份則是透過 Memory Mapping 將由 FPGA 擷取到 Shared Memory 中的影像資訊讀回，經過軟體做 RGB888 與 RGB565 的影像格式轉換後，透過 Linux Frame Buffer 機制將影像顯示在其 TFT LCD 上。




圖 15：完成的系統實體圖

肆、結論與建議

我們規劃採用 ARM 處理器結合 FPGA 硬體影像處理之架構，以高效率進行影像量測與分析並兼具彈性便利之人機作業界面。系統組成包括 ARM 處理器、現場可程式化邏輯陣列(FPGA)、NTSC 影像解碼器、VGA 數位類比轉換 IC、記憶體儲存元件與使用者操作介面等，並研發影像量測、分析軟體與使用者介面軟體等。

本論文在硬體方面已完成 Video Decoder 控制介面、NTSC 影像解碼器介面與 VGA 顯示介面、影像擷取電路、記憶體儲存介面、ARM 與 FPGA 結合之 Shared Memory 介面與 FPGA 影像處理模組等功能。

接下來要做的是移植並發展使用於 Embedded Linux 上的影像處理軟體及其使用者介面，由於已可藉由硬體來做前置的影像處理，因此，軟體部份的發展將著重於影像後續的處理，包括了影像量測、分析、判斷、決策、演算法與軟體最佳化等。而另一方面，在 FPGA 硬體部份則是要將一些可以硬體模組化的軟體影像處理流程改以硬體模組化，未來希望藉由軟、硬體共同設計的方式，可以提升嵌入式影像處理平台的效能與速度。

本論文希望對建構國內 AOI 專利之技術能力略盡綿薄之力，並提供建構國內 AOI 設備規格與驗證技術之發展平台，以取代昂貴進口產品，成為「根留台灣、力爭上游」的關鍵技術之一。本論文採用 ARM 處理器結合 FPGA 硬體影像處理架構研發之嵌入式系統平台，除可提供國內建構 AOI 系統之技術應用上，未來亦能移植應用於其他需要即時影像處理的場合，例如應用於影像伺服控制、影像監控、影像探勘與研製具影像視覺之機器人等目前備受注目之應用領域，其實用價值當可預期。

伍、參考文獻

- [1] 王明德(2005)：機器視覺特別報導，機電整合雜誌 79 期 3 月號。
- [2] 王碩芄(2005)：以 Linux 為基礎實現嵌入式監控系統，長庚大學。
- [3] 呂杰倫(2007)：高階影像特徵擷取之晶片設計及其應用，國立台灣大學。
- [4] 林之棟(2006)：重組態架構系統資源監控單元之設計，元智大學。
- [5] 吳俊諺(2006)：動態影像物件偵測應用於車牌與手勢辨識系統，雲林科技大學。
- [6] 哈建宇(2005)：自動化光學檢測設備 CCD 取像技術分析，產業資訊服務網。
- [7] 陳衍至，“自動化光學檢測設備論壇積極籌設產業聯盟”報導。
- [8] 陳震宇(2005)：以自我重組態架構設計嵌入式影像處理系統平台，元智大學。
- [9] 張振堉，金美敬，林耀明(2002)：自動光學檢測（AOI）市場及技術發展趨勢調查，工研院經資中心技術報告，技資編號 20-3-91-0003。
- [10] 蔡蘇威(2006)：使用嵌入式系統於影像動態偵測之設計與實現，南台科技大學。
- [11] 友晶科技，<http://www.terasic.com.tw/>。
- [12] 新華電腦股份有限公司，<http://www.microtime.com.tw/>。