「小晶片」(chiplet)的概念簡單明瞭：根據所需要的功能選擇最適當的製程技術，開發最佳半導體後，再將各種chiplet整合於多晶片封裝中，就算大功告成了！這是一種實現先進半導體的低成本途徑。

這個概念也意味著利用現有的半導體元件來實現標準功能，並將新的設計任務專注於目標市場或應用所需的特定功能上。由於設計團隊可針對特定功能選擇最合適的製程技術，因而可以降低封裝成本。例如，許多I/O功能並不需要也無法受益於先進製程節點，因此可以使用較舊或成本較低的幾何製程進行製造。

本文將探討兩項近期推出的技術：益華電腦(Cadence Design Systems)和Arm Holdings共同開發的「系統小晶片」(system chiplet)，以及英特爾(Intel)的新型互連技術，這兩項技術如同提供了一種必要的「黏合劑」，成功將chiplet組合成更具吸引力的解決方案。本文還將探討基於chiplet的設計優勢，以及它們可能不適用的情況。例如，Nvidia目前並未使用chiplet——至少現在如此，本文也將深究其因。

為什麼選擇使用chiplet？

晶片設計人員不斷微調「效能、功率、面積」(PPA)組合，以滿足專案的商業目標。chiplet和3D製造都提供了一種全新典範以因應這些需求，但同時也增加了從設計、製造到封裝的複雜性，深入瞭解並有效因應這些複雜度至關重要。支持者並大肆鼓吹基於chiplet的設計優點。

傳統的單片矽建置需要一支團隊在單晶片上設計完整邏輯，並將其提交給台積電(TSMC)等晶片製造商。假設這是一個高價值的晶片，例如用於加速人工智慧(AI)運算或驅動自動駕駛車的晶片，先進的高效能製程節點所需成本，將會對於不適合昂貴製程的功能造成負擔。使用chiplet，工程團隊可以專注於獨特的增值功能，同時將其他邏輯元件外包或重複使用，從而加速產品上市時程並降低成本。

chiplet可以讓系統開發結合可重複使用的元件與客製化IP，實現從低階到高階的可擴展解決方案。此外，它還能建構更大規模的多晶片解決方案，透過chiplet-to-chiplet的通訊技術(如通用小晶片互連，UCIe)，將設計擴展到多晶片之外。

此外，chiplet也讓設計團隊使用或重複使用當前和下一代產品的功能，並促進新的chiplet供應商生態系發展，讓這些供應商可將其IP作為完整的chiplet進行授權，或作為現成可用的產品銷售。

基於Arm的system chiplet

意識到這一商機，Cadence與Arm共同設計並推出了system chiplet，還為此提供了參考設計，結合Arm CPU和邏輯，以管理multi-chiplet SoC的資源。

該設計包含兩個UCIe控制器和PHY，用於與其他chiplet互連；一個晶片網路(NOC)進行on-chiplet通訊；單一的LPDDR5/5X控制器，以及系統控制和管理功能。該架構具有靈活性，客戶可以根據需求添加I/O、所需的Arm核心數等，打造符合需求的客製system chiplet解決方案。

Intel Foundry的Chiplet技術

Intel Foundry的研究人員在2024年IEEE國際電子元件會議(IEDM 2024)發表了七篇論文，其中一篇論文的關鍵在於如何為互連chiplet的SoC開發先進的封裝技術。此外，Intel並發表「準單片多小晶片」(Quasi Monolithic Multi-Chiplet)中介層，以及更小間距的下一代嵌入式多晶片互連橋接(EMIB)技術，這些創新可望提高chiplet之間的頻寬密度。

英特爾還發表了一項名為「選擇性層轉移」(Selective Layer Transfer，SLT)技術的全新異質整合解決方案。該公司表示，這項解決方案能夠實現「超快速」地組裝，並支援小於1μm線寬的chiplet——這一線寬甚至比人類的頭髮更小17倍。英特爾宣稱該技術有助於提升更高100倍的晶片間(chip-to-chip)頻寬。

...詳細內文請參考網址