生成式AI這兩年的熱度真是堪稱節節高升，包括DeepSeek在內的大模型誕生在不同時點都能刮起一陣技術革新的旋風。不過無論如何，驅動AI向前發展的底座始終還是晶片、半導體。

通常產業都認為，半導體技術的發展速度可能趕不上AI算力的需求爆發。史丹佛大學教授Tom Lee先前提出過150年內的能源需求——如果依照人們現在的技術來看能源供給，則2050年就可能需要從太陽到地球的每一個光子才能支撐屆時的AI運算。再過100年，人類可能需要捕獲太陽發出的每一個光子才有能力滿足算力需求。

很顯然的，半導體產業需要尋求技術突破，才有機會讓AI技術的發展變得永續——即便是在DeepSeek大幅提升了演算法和模型效率的基礎上。每年的國際電子元件會議(IEDM)可以看作是半導體產業可預見的未來技術的視窗，也有機會更進一步瞭解晶片還有沒有持續支援AI技術發展的可能性。

2nm現況及有新進展的CFET

摩爾定律的核心，本質上就是半導體製造前段製程中的元件微縮：邏輯電路中的電晶體越小，單位面積內可容納的元件數量就越多，體現到上層的性能和功能都會隨之提升。

AI處理器或加速器的未來發展自然首先還是要看元件微縮的技術發展情況。下圖來自台積電(TSMC)，橫軸表示時間，縱軸表示PPA三要素優化水準。台積電劃定的橫軸分成了兩個階段：傳統的元件結構優化，及在矽(Si)之外的未來走向，包括2D材料、碳奈米管等。

對於元件結構而言，現在正從FinFET走向GAAFET——也就是圖中的奈米片(Nanosheet)。台積電和英特爾(Intel)的2nm (或20A)製程已經準備要用這種形態的元件結構，三星(Samsung)則已經在3nm上率先開始應用GAAFET，雖然三星離GAAFET的真正量產也有一定距離。

在三星Foundry和Intel Foundry尖端製程進展可能都不盡理想的情況下，台積電N2堪稱「全村的希望」。從媒體的報導來看，台積電在2024年IEDM上再度提到N2實現了速度15%的提升或功耗30%下降，以及元件密度1.15x提升。

N2目前已知有6種Vt選擇(用於「開啟」電晶體的閾值電壓，如邏輯核心傾向於用更低Vt的電晶體實現性能最佳化，而週邊IO之類的部分則可能採用更高Vt以節能)——原本不同Vt調節對GAAFET而言是較有難度的技術點。

介電材料的沉積必須做厚度上的精細控制，才能應用不同的閾值電壓。對GAA而言一大挑戰是無法直觀看到閘極通道(gate channel)的底面，所以GAA製程上更多用了原子層沉積(atomic layer deposition，ALD)。

元件再上層的互連方面，閘極觸點(gate contact)開始用所謂barrier-less的鎢：SemiAnalysis在報導中說確定採用應用材料(AMAT)的Endura，經過預清潔、PVD W liner (基於物理氣相沉積做W鎢的薄層沉積，形成liner層)、CVD W fill (基於化學氣相沉積進行鎢填充)，再進行化學機械平坦化(CMP)。

AMAT在2023年的IEDM上提到這麼做實現了40%的電阻降低，2024年台積電提出的結果是55% RC阻容降低，最終能夠在環形振盪器測試載體(ring oscillator test vehicle)中帶來6%的性能收益。

...詳細內文請參考網址