在晶圓代工龍頭的CoWoS先進封裝技術及產能供不應求之際，半導體封裝設備供應鏈看好「面板級封裝」（Panel Level Packaging；PLP）憑藉基板「化圓為方」的先天優勢，有望加速接棒CoWoS，成為未來AI晶片封裝技術的新主流。

2025年Touch Taiwan系列展甫落幕，展會現場集結志聖、均華、均豪、群翊、致茂等面板級封裝設備及解決方案廠商齊聚一堂，除了市場熟悉的面板級扇出型封裝（FOPLP）技術外，也見到「CoPoS」（Chip-on-Panel-on-Substrate）新技術將加入市場競爭，成為先進封裝供應鏈的討論焦點。

針對備受關注的技術發展趨勢，產業人士分析，面板級封裝將逐步「區隔成兩個世界」。

其中一個發展方向聚焦電源管理IC（PMIC）與射頻IC（RF IC）等應用，對應成本競爭力更高的（FOPLP）技術；另一軸線則是以CoWoS製程為基礎進行面板化，催生出的「CoPoS」新技術，以玻璃基板取代晶圓，瞄準當前最炙手可熱的AI晶片應用。

志聖指出，CoPoS有望成為CoWoS快速銜接下一世代的過渡技術，因其奠基於CoWoS-L技術並朝向面板級封裝邁進；業者進一步指出，「一直以來都有配合客戶投入相關技術的研發，但近期技術落地的腳步超乎原先預期」。

據了解，CoPoS初步選定採用310x310mm尺寸的玻璃基板，雖然絕對面積與12吋晶圓的絕對面積相去不遠，但可用於放置晶片的面積利用率更高，為的就是快速提升新技術良率並導入生產，才能儘快銜接現有及未來技術。

市場預期，業界最快可在第2季結束以前確定CoPoS的技術規格，順利的話設備商將自2026年中開始進機，建置首條實驗量產線，並於2027、2028年分別展開技術開發及製程驗證，最終在2029年正式導入量產。

早在CoPoS出現以前，因應封裝體積尺寸加大、晶片異質整合趨勢，半導體封測大廠力成、日月光集團就相繼投入FOPLP技術，磨劍十年分別發展出510x515mm、600x600mm大尺寸封裝規格，也是原先半導體設備廠商切入面板級封裝領域的兩大主軸。

其中，力成的FOPLP產線已於2019年正式導入量產，領先業界約2~3年時間；而日月光也在2025年初時，宣布邁向量產的重要里程碑，將斥資2億美元（約新台幣64億元）在高雄廠設立首條FOPLP量產線，順利的話可於年底前試產、2026年開始客戶驗證及量產。

業者認為，相較於採用較小基板尺寸的新技術CoPoS，除在應用場景有所差異外，FOPLP還是追求低成本、高效率生產的重要解決方案；無論是採用玻璃或金屬的基板材料，均可有效解決重佈線層（RDL）增層的壓力，有助於降低整體製程難度，但現階段仍面臨放大量產、提升良率等技術挑戰。

同時供應CoPoS、FOPLP設備的群翊，先前也在法說會上指出，由於大尺寸的玻璃基板仍在其中幾個製程上面臨技術瓶頸，雖然目前導入少量生產可行，但距離擴大生產規模還有一段路要走。原先預期相關技術需求可在2026年迎來遍地開花的機會，但目前看來可能得延後至2027~2028年。